

# PRIOR ART SEARCHES, INC.

PATENT & TRADEMARK SEARCHES AND RELATED SERVICES



**Telephone**  
**800-369-1422**  
**703-521-6500**

**Crystal Towers, Suite No. 1-N**  
**1600 S. Eads Street**  
**Arlington, Virginia 22202-9296**  
**U.S.A.**

**Fax**  
**800-369-1424**  
**703-521-6503**

*email: [tommyf@priorart.com](mailto:tommyf@priorart.com)*  
*<http://www.priorart.com>*

April 29, 2005

**James W. Huffman, Esquire**

Huffman Law Group, PC  
1832 North Cascade Avenue  
Colorado Springs, CO 80907

**RE: Prior Art Patentability Search in Support of a  
Petition – to – Make – Special:  
Method & Apparatus for a Shared  
I/O Network Interface Controller  
PAS NO: 05-20041**

Dear Jim:

Pursuant your email authorization and instruction letter of March 18, 2005, the above search has been conducted at the United States Patent and Trademark Office and through online sources. The invention was described in your patent application. A report is presented below:

The search was directed toward shared I/O network interface controllers. More specifically, the search was directed toward a shared network interface controller (NIC), part of the load-store architecture of the OSDs, that provides a number of computer servers (or operating system domains- OSDs) to interface to a network, such as the Ethernet. The NIC includes a bus interface to couple the controller to a load-store domain bus (e.g. PCI-Express); the bus includes header information to identify an originating OSD. The NIC includes transmit/receive logic to connect it to the network and data buffers. Buffered data is tagged with an identifier to associate it with one or more of the OSDs. Association logic allows the controller to associate a destination MAC address (on the Ethernet side) with an OSD. There are also control status registers and descriptor register files specific to an OSD and duplicated for each OSD. Various other components are included to allow OSD to OSD communication, multicast and broadcast operation, etc. Additional details were presented in the disclosure materials.

The following U. S. patents and other documents have been developed during the investigation, and one copy of each is enclosed:

Nextio: Pettey, United States Patent Application Publication 2005/0053060

5,590,285	Krause et al.	6,834,326	Wang et al.
5,909,564	Alexander et al.		
6,078,964	Ratcliff et al.	2002/0126693	Stark et al.
6,128,666	Muller et al.	2003/0200315	Goldenberg et al.
6,167,052	McNeill et al.	2004/0213211	Green
6,556,580	Wang et al.	2004/0249975	Tuck et al.
6,615,336	Chen et al.		
6,678,269	Michels et al.	JP 2002084311	Fujitsu Ltd.
6,745,281	Saegusa	WO 99/29071	3Com Technologies

*end of listing / end of page one / page two follows...*

Goldenberg et al. 2003/0200315 shows sharing a network interface card (NIC) among multiple hosts. FIG. 4 shows functional details of the NIC, which are described throughout the specification. See paragraphs 005-0017. Descriptors are described in the specification but appear to refer to queued messages or frames and are not organized as separate OSD register files.

Ratcliff et al. 6,078,964 describes a gateway device connected on one side to at least one local area network (LAN) and on the other side to a plurality of initiating hosts, establishing communication between a first initiating host and a second initiating host through the gateway device without involving the LAN. The apparatus has an initialization component for obtaining all information about all connected hosts and storing it in a port-sharing table in a memory location accessible to the gateway device. The gateway device controls all communications through a controller component. Upon receiving a request for establishing communication between two initiating hosts, retrieving means is used to obtain all information for establishing of a successful communication from said port-sharing table. The specification describes other details, including broadcasting and multicasting.

The other documents were selected for your further review and include details of network interfaces such as frame/message fields, buffering, associating MAC addresses with ports or computer systems, etc.

For your information the search included the following Patent Office classifications:

**Class 370: MULTIPLEX COMMUNICATIONS**

- Subclass 351 PATHFINDING OR ROUTING
- Subclass 389 . Switching a message which includes an address header
- Subclass 392 .. Processing of address header for routing, per se
- Subclass 395.3 ... Connection Identifier assignment
- Subclass 398 ... Centralized switching
- Subclass 422 .. Centralized switching

**Class 710: ELECTRICAL COMPUTERS AND DIGITAL DATA PROCESSING  
SYSTEMS: INPUT/OUTPUT**

- Subclass 1 INPUT/OUTPUT DATA PROCESSING
- Subclass 3 . Input/Output Addressing
- Subclass 4 .. Address data transfer
- Subclass 22 . Direct Memory Accessing (DMA)
- Subclass 30 . Frame forming
- Subclass 36 . Input/Output access regulation
- Subclass 38 .. Path selection

**Class 711: ELECTRICAL COMPUTERS AND DIGITAL DATA PROCESSING  
SYSTEMS: MEMORY**

- Subclass 100 STORAGE ACCESSING AND CONTROL
- Subclass 147 . Shared memory area
- Subclass 200 ADDRESS FORMATION
- Subclass 202 . Address mapping

*end of Class 711 listing / end of page two / page three follows...*

Prior Art Searches, Inc.  
James W. Huffman, Esquire  
Method & Apparatus for a Shared  
I/O Network Interface Controller  
April 29, 2005  
Page Three


The search also included the Online Computer full text search for various "key words" and character fields.

In order to assure sufficiency of search the document selections for this search were made by a former USPTO patent examiner who holds a master's degree in electrical engineering and computer science.

Kindly call if you have a question.

Very truly yours,

PRIOR ART SEARCHES, INC.

A handwritten signature in black ink, appearing to read "Tommy L. Foster". The signature is fluid and cursive, with a long horizontal stroke extending to the left.

Tommy L. Foster, Senior Searcher

TLF/VAD:vad/tlf:0520041R  
Enclosures

Requested Patent: JP2002084311A

Title: PACKET TRANSMISSION EQUIPMENT ;

Abstracted Patent: JP2002084311 ;

Publication Date: 2002-03-22 ;

Inventor(s):

IWATA KOICHI; NOGUCHI TOSHIHIRO; YOSHINO TOYOHICO; ABE HIDEO ;

Applicant(s): FUJITSU LTD ;

Application Number: JP20000269913 20000906 ;

Priority Number(s): ;

IPC Classification: H04L12/56 ;

Equivalents: ;

**ABSTRACT:**

**PROBLEM TO BE SOLVED:** To improve the speed of transfer in equipment, regarding packet transmission equipment which transfer variable length packets according to destinations.**SOLUTION:** This packet transmission equipment transfers packet from a receiving memory, corresponding to receiving side ports of packet end portions 16, 17 to a buffer memory 11, and transfers the packets from the buffer memory 11 to a transmitting side memory corresponding to transmitting side ports of packet forming parts 18, 19 which correspond to destinations. It is provided with a content addressable memory 12 (CAM), a means of a receiving control part 14, a transmitting control part 15, etc., and a means for transferring from the receiving memory to a buffer memory 11 with a block unit of a prescribed length. The memory 12 stores the transmitting side ports, corresponding to MAC addresses and reads a transmitting port, corresponding to the MAC address coincident to a destination MAC address. The control parts 14, 15 access the memory 12 by the destination MAC address of the packet received and stored in the receiving memory, read the transmitting side port, and transfer the packets from the buffer memory 11 to a transmitting memory, corresponding to the transmitting side port.

(11) 特許出願公開番号

特開2002-84311

(P2002-84311A)

(43)公開日 平成14年3月22日(2002.3.22)

(51) Int.Cl.?

**識別記号**

FI

テ-マコ-ト\* (参考)

H04L 12/56

H04L 11/20

1.02A 5K030

審査請求 未請求 請求項の数 5 OL (全 14 頁)

(21)出願番号

特願2000-269913(P2000-269913)

(71)出題人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番  
1号

(72) 発明者 岩田 耕一

福岡県福岡市博多区博多駅前三丁目22番8号 富士通九州ディジタル・テクノロジー株式会社内

(74) 代理人 10010:337

弁理士 武崎 潔 (外3名)


**最終頁に続く**

(54) 【発明の名称】 パケット転送処理装置

(57) 【要約】

【課題】 可変長バケットを宛先に従って転送するバケット転送処理装置に関し、装置内の転送処理の高速化を図る。

【解決手段】 パケット終端部 16、17 の受信側ポート対応の受信メモリからパケットをバッファメモリ 11 に転送し、このバッファメモリ 11 から宛先対応のパケット生成部 18、19 の送信側ポート対応の送信メモリに転送するパケット転送処理装置であって、MACアドレスに対応した送信側ポートを格納し、宛先 MAC アドレスと一致する MAC アドレス対応の送信側ポートを読出す内容参照可能メモリ 12 (CAM) と、受信メモリに受信格納したパケットの宛先 MAC アドレスにより、内容参照可能メモリ 12 をアクセスして送信側ポートを讀出し、この送信側ポート対応の送信メモリにバッファメモリ 11 からパケットを転送する受信制御部 14 や送信制御部 15 等の手段と、受信メモリからバッファメモリ 11へ所定長のブロック単位で転送する手段とを備えている。



## 【特許請求の範囲】

【請求項1】 複数の受信側ポート対応の受信メモリから宛先を示すMACアドレスを含むパケットをバッファメモリに転送し、該バッファメモリから送信側ポート対応の送信メモリに転送するパケット転送処理装置に於いて、

MACアドレスに対応した送信側ポート情報を格納し、宛先を示すMACアドレスと一致するMACアドレス対応の送信側ポート情報を読み出す内容参照可能メモリと、前記受信メモリに受信格納したパケットの宛先を示すMACアドレスにより前記内容参照可能メモリにアクセスして前記送信側ポート情報を読み出し、該送信側ポート情報から送信メモリを特定し、特定した送信メモリに前記バッファメモリからパケットを転送する手段とを備えたことを特徴とするパケット転送処理装置。

【請求項2】 前記MACアドレスを読み出すアドレスとして送信側ポート情報を格納した配信先ポートテーブルと、前記内容参照可能メモリに前記パケットの宛先MACアドレスと一致するMACアドレスが格納されていない時に、前記配信先ポートテーブルから読出した送信側ポート情報と該宛先MACアドレスとを前記内容参照可能メモリに書き込む学習制御手段とを備えたことを特徴とする請求項1記載のパケット転送処理装置。

【請求項3】 前記受信側ポートからのパケットのパケット長をレングスとして、該パケットの先頭に付加して前記受信メモリに書き込む手段と、前記パケットのパケット長が所定長より長いかな否かを前記パケットの先頭に付加したレングスにより判定し、所定長より長い場合に該所定長のブロックに分割して該ブロック単位で前記受信メモリから前記バッファメモリに転送し、且つ該バッファメモリに前記レングスに対応した連続領域を確保して、前記ブロック単位のデータを書き込む手段とを備えたことを特徴とする請求項1又は2記載のパケット転送処理装置。

【請求項4】 複数の前記受信メモリからブロック単位で前記バッファメモリに転送する時に、異なるパケットをそれぞれ識別可能とするモジュロ番号を各ブロックに付加するモジュロ付加部と、前記バッファメモリに該モジュロ番号対応の領域にブロック単位のデータを順次書き込む手段とを備えたことを特徴とする請求項1乃至3の何れか1項記載のパケット転送処理装置。

【請求項5】 前記受信メモリから前記バッファメモリにブロック単位で転送し、1パケットの先頭ブロックに含まれる宛先MACアドレスにより前記内容参照可能メモリにアクセスして送信側ポート情報を読み出し、前記受信メモリから前記バッファメモリへ前記1パケットの全ブロックの転送終了により、該バッファメモリから前記送信側ポート情報により特定される送信メモリに1パケットとして転送する手段を備えたことを特徴とする請求項1乃至4の何れか1項記載のパケット転送処理装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、複数の受信側ポートからそれぞれ可変長のパケットを受信し、各パケットの宛先に対応した送信側ポートからパケットを送出するパケット転送処理装置に関する。

## 【0002】

【従来の技術】 可変長パケットを送受信するネットワークは、パケットを、その宛先アドレスに転送する為のパケット転送処理装置を単一或いは複数備えている。例えば、図8に示すように、パケット転送処理装置51を、加入者ノード装置55を含むローカル網とインターネット網54との間に設け、受信したパケットを宛先アドレスに従って配信するものである。

【0003】 パケット転送処理装置51は、複数の加入者ノード装置55を接続した加入者ノードインタフェース部52と、パケットを宛先アドレスに従って配信処理するパケット配信部53とを含む構成を有し、又加入者ノード装置55は複数のパソコン（パーソナルコンピュータ）56を接続し、インターネット網54からのパケットを宛先アドレスに対応したパソコン56に転送し、又パソコン56からのパケットを宛先アドレスに対応したインターネット網54に含まれるプロバイダ等に転送する。

【0004】 図9は従来例のパケット転送処理装置の説明図であり、61は加入者側終端部、62はインターネット網終端部、63はバッファメモリ、64は配信先ポートテーブル、65は送受信制御部、66は加入者側パケット生成部、67はインターネット網パケット生成部、Pin11～Pin1n、Pin21～Pin2nはパケットの受信側ポート、Pout11～Pout1n、Pout21～Pout2nは送信側ポートを示す。

【0005】 パケットは、宛先MAC（Media Access Control）アドレスと、送信元MACアドレスと、nバイトのデータと、CRC（Cyclic Redundancy Check）（又はFCS；Frame Check Sequence）を含み、nバイトのデータは可変長のものである。配信先ポートテーブル64は、宛先MACアドレスと送信側ポートPout11～Pout1n、Pout21～Pout2nとを対応させたテーブルである。又加入者側終端部61とインターネット網終端部62とは、それぞれ受信したパケットを一時的に蓄積する受信メモリを備え、又加入者側パケット生成部66は、送信するパケットを一時的に蓄積する送信メモリと、ローカル網対応のフォーマットのパケットを生成する機能を備え、インターネット網パケット生成部67は、送信メモリと、インターネット網対応のフォーマットのパケットを生成する機能を備えている。

【0006】 送受信制御部65は、加入者側終端部61

とインターネット網終端部62との受信メモリにパケットを受信完了した時に、受信完了順に従ってパケットをバッファメモリ63に転送すると共に、宛先MACアドレスを基に配信先ポートテーブル64を検索し、その宛先MACアドレスに対応する送信側ポートを讀取って、その送信側ポートが属する加入者側パケット生成部66又はインターネット網パケット生成部67の送信メモリに、バッファメモリ63からのパケットを転送する。それによって、加入者側終端部61の受信メモリに受信したパケットを、宛先MACアドレスに従って、加入者側パケット生成部66からローカル網パケットのフォーマットとして転送する。又はインターネット網パケット生成部67からインターネット網パケットのフォーマットとして転送する。

【0007】

【発明が解決しようとする課題】パケット長は可変であるから、加入者側終端部61又はインターネット網終端部62の受信メモリからバッファメモリ63へパケットを転送する時に、例えば、最大長又はそれに近いパケット長のパケットを転送すると、その間、他の受信メモリにパケットが受信蓄積されても、バッファメモリ63へ転送することができないものである。即ち、パケット長の長いパケットの装置内の転送に於いて、他のパケットの装置内の転送が待ち合わせされることになり、パケットの転送遅延が大きくなる問題がある。

【0008】又配信先ポートテーブル64から順次MACアドレスを讀出し、このMACアドレスと、バッファメモリ63に転送するパケットの宛先MACアドレスとを比較し、一致したMACアドレスに対応する送信側ポート番号を送受信制御部65が讀出すことにより、バッファメモリ63から宛先MACアドレスに対応した送信側ポートにパケットを転送することができるが、多数のMACアドレスの検索処理に要する時間が長くなる。それにより、パケットの転送遅延が大きくなる問題がある。本発明は、パケットの装置内の転送を高速化することを目的とする。

【0009】

【課題を解決するための手段】本発明のパケット転送処理装置は、図1を参照して説明すると、複数の受信側ポート対応のパケット終端部内の受信メモリからパケットをバッファメモリ11に転送し、このバッファメモリ11から宛先対応の送信側ポートのパケット生成部内の送信メモリに転送するパケット転送処理装置であって、MACアドレスに対応した送信側ポート情報（例えば、ポート番号）を格納し、宛先MACアドレスと一致するMACアドレス対応の送信側ポートを讀出す内容参照可能メモリ12（CAM）と、受信メモリに受信格納したパケットの宛先MACアドレスにより、内容参照可能メモリ12をアクセスして送信側ポート情報を讀出し、この送信側ポート対応の送信メモリにバッファメモリ11か

らパケットを転送する転送先制御部13や送信制御部15等の手段とを備えている。

【0010】又総ての送信側ポートについてMACアドレスを讀出アドレスとして格納した配信先ポートテーブルと、内容参照可能メモリ12にパケットの宛先MACアドレスと一致するMACアドレスが格納されていない時に、配信先ポートテーブルから読出した送信側ポートと宛先MACアドレスとを書込む学習制御手段とを備えることができる。又受信側ポートからのパケットのパケット長をレングスとして、パケットの先頭に付加して受信メモリに書込む手段と、パケットのパケット長が所定長より長い場合をレングスにより判定し、所定長より長い場合にブロックに分割して、このブロック単位で受信メモリからバッファメモリ11に転送し、且つバッファメモリ11にレングスに対応した連続領域を確保して、ブロック単位のデータを書込む手段とを備えることができる。

【0011】又複数の受信メモリからブロック単位でバッファメモリ11に転送する時に、異なるパケットをそれぞれ識別可能とする情報（例えば、モジュロ番号）を各ブロックに付加するモジュロ付加部と、バッファメモリ11のモジュロ番号対応の領域にブロック単位のデータを順次書込む手段とを備えることができる。又受信メモリからバッファメモリ11にブロック単位で転送し、1パケットの先頭ブロックに含まれる宛先MACアドレスにより、内容参照可能メモリをアクセスして送信側ポートを讀出し、受信メモリからバッファメモリ11へ1パケットの全ブロックの転送終了により、バッファメモリ11から送信側ポートに対応した送信メモリに1パケットとして転送する手段を備えることができる。

【0012】

【発明の実施の形態】図1は本発明の実施の形態の説明図であり、1はパケット転送処理装置、2はローカル網、3はインターネット網、11はバッファメモリ、12は内容参照可能メモリ（CAM；Content Addressable Memory、連想メモリ）、13は転送先制御部、14は受信制御部、15は送信制御部、16、17はパケット終端部、18、19はパケット生成部を示す。

【0013】ローカル網2と接続したパケット終端部16は、加入者側終端部に相当し、又インターネット網3に接続したパケット終端部17はインターネット側終端部に相当し、それぞれ複数の受信側ポートと受信メモリとを備えている。又ローカル網と接続したパケット生成部18は、加入者側パケット生成部に相当し、又インターネット網3に接続したパケット生成部19は、インターネット網パケット生成部に相当し、それぞれ複数の送信側ポートと送信メモリとを備えている。

【0014】又内容参照可能メモリ12（CAM）は、MACアドレスと送信側ポート情報とを格納したものであり、パケット終端部17、18で終端処理したパケッ

トの宛先MACアドレスを用いてアクセスすることにより、この宛先MACアドレスと一致するMACアドレスに対応した送信側ポート情報を読み出すのである。従って、MACアドレスを読み出して宛先MACアドレスと比較する処理を行うことなく、宛先MACアドレスに対応した送信側ポート情報を高速で求めることができる。そして、この送信側ポート情報を用いて転送先制御部13は、送信制御部15を制御して、バッファメモリ11から、送信側ポート対応のバケット生成部18、19の送信メモリにバケットを転送する。

【0015】又受信制御部14により制御するバケット終端部16、17の図示を省略した受信メモリからバッファメモリ11へのバケットの転送は、所定長のブロック単位で行うものである。即ち、バケット長の長いバケットは、所定長のブロックに分割し、複数のバケットについて、ブロック単位で順次転送する。その場合、転送過程のバケットを識別する為の情報として、モジュール番号をブロックに付加して転送し、バッファメモリ11には、モジュール番号を削除し、且つ同一モジュール番号のブロックを連続領域に順次格納して、1バケットを形成する。

【0016】例えば、第1～第3の受信側ポートから受信した第1～第3のバケットについて、ブロック単位で交互に転送する場合、第1のバケットについての転送ブロックには“01”、第2のバケットの転送ブロックには“10”、第3のバケットの転送ブロックには“11”のモジュール番号を付加して転送することができる。又転送終了時にモジュール番号を“00”とする。又ブロック単位の転送過程に於ける新たなバケットについてのブロック単位の転送が開始された時は、転送終了によるモジュール番号“00”を、使用中でない他のモジュール番号と異なるモジュール番号として付加することができる。

【0017】従って、バケット長の長いバケットの全体の転送終了を待つことなく、或るモジュール番号のバケットの1ブロックの転送終了により、他のモジュール番号のバケットの1ブロックを転送することができるから、バケット長の短いバケットの待ち合わせの時間を短縮することができる。即ち、装置内転送の処理時間を短縮することができる。

【0018】図2及び図3は本発明の実施の形態のバケット転送処理装置の説明図であり、図2に於いて、21は加入者側終端部、22はインターネット網側終端部、23、25は受信メモリ、24、26読出要求管理部、27は読出要求受付部、28は読出順序管理部、29は読出待ち管理部、30はモジュール付加部、31はレンジス取込部、32はブロックサイズ判定部、33はデータ読出制御部、34はデータ先頭指示部、35はDPRAM書き込制御部、39は読出終了データ管理部、Pin11～Pin21、Pin21～Pin2mは受信側ポートを示す。

【0019】又図3に於いて、36はバッファメモリ（デュアル・ポート・メモリDPRAM）、37はデータ先頭取込部、38はメモリ（FIFO）、40はCAM検索部、41はCAM学習制御部、42は内容参照可能メモリ（CAM）、43は配信先ポートテーブル、44は配信先判定部、45はDPRAM読出制御部、46、48は送信メモリ、47は加入者側バケット生成部、49はインターネット網バケット生成部、Pout11～Pout1n、Pout21～Pout2mは送信側ポートを示す。なお、複数のハイウェイを含むものであるが、簡略化の為に1本のハイウェイとして図示している。

【0020】バッファメモリ36が図1のバッファメモリ11に対応し、内容参照可能メモリ42が図1の内容参照可能メモリ12に対応し、受信側ポートPin11～Pin21と送信側ポートPout11～Pout1nとが図1のローカル網2に接続され、受信側ポートPin21～Pin2mと送信側ポートPout21～Pout2mが図1のインターネット網3に接続される。

【0021】受信側ポートPin11～Pin21、Pin21～Pin2mからのバケットを加入者側終端部21及びインターネット網終端部22により終端し、受信メモリ23、25に対して書き込みを行う。その時、宛先MACアドレスや送信元MACアドレスを含むバケット長を、書き込みのビットをカウントするカウンタ等により求めることができる。それにより求めたバケットのレンジス情報を、受信メモリ23、25に書き込んだバケットの先頭に付加する。このレンジス付加機能は、加入者側終端部21及びインターネット網終端部22に設けることができる。なお、バケットにはレンジス情報が付加されている場合があるが、通常はデータ長を示すもので、宛先MACアドレス等のヘッダを含むバケット長を示す情報は付加されていないものである。そして、読出要求管理部24、26は、受信メモリ23、25に1バケットの書き込みが終了すると、読出要求受付部27に読出要求を送出する。

【0022】この読出要求が競合しない場合、読出順序管理部28から読出要求をデータ読出制御部33に通知し、又競合する場合は、読出待ち管理部29の待ち行列（キュー；queue）により管理され、読出順序管理部28の制御に従った順序で待ち行列から読出要求を取り出してデータ読出制御部33に通知する。又レンジス取込部31により受信メモリ23、25に格納したバケットのレンジス情報を取込み、ブロックサイズ判定部32に於いてバケットを分割するブロックサイズを定めてデータ読出制御部33に通知する。例えば、最小バケット長のバケットをブロックサイズとして、他のバケットをこのブロックサイズに分割する。或いは、予め固定的にブロックサイズを定めることもできる。又ブロックサイズに従って分割したバケットについて最後のブロック



が端数的となっても、そのまま1ブロックとして転送処理するものである。この場合のブロックに分割する所定長によりパケット長が長いかな否かは、前述のレングス情報により直ちに判定することができる。

【0023】データ読出制御部33は、ブロックサイズ判定部32からのブロックサイズ情報と、読出順序管理部28からの読出要求とに基づいて、読出要求管理部24、26を制御し、受信メモリ23、25からブロック単位で読出してバッファメモリ36に転送する。その時、モジュール付加部30に於いて異なるパケットを識別可能とするモジュール番号を付加してバッファメモリ36に転送する。又データ読出制御部33からの読出制御情報を基にDPRAM書込制御部35による書込手段によって、バッファメモリ36に対するブロック単位の書込みが制御される。その場合、図示を省略したバッファメモリ36に対する書込制御機能によって、ブロック対応に付加されたモジュール番号を削除し、且つ同一モジュール番号のブロックを順次同一の連続した領域に書込むものである。その場合、パケット長を示すレングスを判定できるから、連続した領域の確保は簡単に行うことができる。そして、全ブロックの転送が終了すると、バッファメモリ36に1パケット分の転送が終了したことになる。

【0024】又データ先頭取込部37は、受信メモリ23、25からバッファメモリ36にブロック単位で転送されるパケットの先頭部分、即ち、宛先MACアドレスを含むブロックを取込んで、先入れ先出しのメモリ38(FIFO)に宛先MACアドレスを順次書込み、CAM検索制御部40に順次宛先MACアドレスを讀出して転送する。

【0025】CAM検索制御部40は、宛先MACアドレスを用いて、内容参照可能メモリ42(CAM)に格納されたMACアドレス対応の送信側ポート情報を讀出し、配信先判定部44に通知する。この場合、宛先MACアドレスが内容参照可能メモリ42に存在しない時に、CAM学習制御部41を起動し、CAM学習制御部41により配信先ポートテーブル43から宛先MACアドレスに対応する送信側ポート情報を讀出し、そのMACアドレスと対応させて送信側ポート情報を、内容参照可能メモリ42に書込む。従って、内容参照可能メモリ42には、実際にパケット転送に使用するMACアドレスと送信側ポート情報とを、CAM学習制御部41等による学習制御手段によって格納することができる。それにより、次回からは、このMACアドレスに対応した送信側ポート情報を内容参照可能メモリ42から直ちに讀出すことができる。

【0026】配信先判定部44は、バッファメモリ36にブロック単位のデータが1パケット分転送された時に、CAM検索制御部40からの送信側ポート番号をDPRAM読出制御部45に通知する。DPRAM読出制

御部45は、送信側ポートに対応する送信メモリ46又は送信メモリ48に、バッファメモリ36から1パケット分のデータを讀出して転送させる。加入者側パケット生成部47は、ローカル網対応のパケット形式に変換して、指定された送信側ポートPout11~Pout1nにパケットを送信する。又インターネット網パケット生成部48は、インターネット網対応のパケット形式に変換して、指定された送信側ポートPout21~Pout2mにパケットを送信する。

【0027】図4は配信先判定処理の説明図であり、内容参照可能メモリ42(CAM)と配信先ポートテーブル43について示し、R/Wはリード/ライト制御信号、CMD/DITはコマンドデータ切替制御信号、DTBはMACアドレスを転送するデータバス、MFはマッチフラグを示す。配信先ポートテーブルは、MACアドレスを讀出アドレスとした領域に、配信先ハイウェイ情報HWと配信先ポート情報(送信側ポート情報)Pとを格納した構成を有し、配信先ハイウェイ情報HWと配信先ポート情報Pとは、例えば、上位オペレーティングシステム等によって、パケット転送装置に於ける全配信先ポートについて設定する。

【0028】又内容参照可能メモリ42は、CAM学習制御部41(図3参照)によりMACアドレスについての学習を行い、MACアドレス対応に、配信先ハイウェイ情報HWと配信先ポート情報Pとを格納する。又内容参照可能メモリ42は、CAM検索制御部40(図3参照)からデータバスDTBを介して加えられた宛先MACアドレスと一致するMACアドレスが格納されている場合に、マッチフラグMFをセットするフラグ領域を有するものである。

【0029】前述のように、CAM検索制御部40から宛先MACアドレスを用いて内容参照可能メモリ42をアクセスし、リード/ライト制御信号R/Wはリードを示し、宛先MACアドレスと一致するMACアドレスが格納されている時に、配信先ハイウェイ情報HWと配信先ポート情報Pとを讀出すことができる構成であり、その時にマッチフラグMFをセットして、讀出した配信先ハイウェイ情報HWと配信先ポート情報PとをCAM検索制御部40に転送する。このマッチフラグMFは、再讀出しによりリセットされる構成とするか、又は次のMACアドレス検索開始時にリセットされる構成とすることができる。

【0030】CAM検索制御部40は、マッチフラグMFがセットされた時に、内容参照可能メモリ42から讀出した配信先ハイウェイ情報HWと配信先ポート情報Pとを配信先判定部44に転送する。又マッチフラグMFがセットされない場合、内容参照可能メモリ42に宛先MACアドレスと一致するMACアドレスが格納されていないことが判定される。そこで、CAM学習制御部41が起動され、配信先ポートテーブル43から讀出した

宛先MACアドレス対応の配信先ハイウェイ情報HWと配信先ポート情報Pと、ライトを示すリード/ライト制御信号R/Wとを内容参照可能メモリ42に加えて、MACアドレスとそれに対応する配信先ハイウェイ情報HWと配信先ポート情報Pとを書き込むのである。このようにして内容参照可能メモリ42は、実際に使用する配信先ハイウェイHWと配信先ポートとを学習することができる。

【0031】図5はブロック単位の転送説明図であり、送信元MACアドレスと、宛先MACアドレスと、nバイトのデータと、CRCを含む可変長のバケットを受信メモリに書き込む時に、前述のように、このバケット長を求めてレングスとして先頭に付加する。そして、受信メモリからバッファメモリに転送する時に、分割したブロック単位で読出して転送する。なお、1~4ブロックをそれぞれmバイトのブロックとして転送し、5ブロック目はmバイト以下のバイト数のブロックとなった場合を示している。

【0032】図6は複数バケットのブロック単位の転送説明図であり、受信側ポートPa、Pb、Pcから受信したバケットについて、ブロック単位で転送する場合に於いて、例えば、時刻t0に受信側ポートPa、Pb、Pc対応の受信メモリにバケットA1、B1、C1を受信完了し、時刻t1にバケットB2を受信完了したとすると、バケット長の短いバケットB1を1ブロックとして、他のバケットA1、C1を分割し、例えば、時刻t11にバケットA1の全長を転送することなく、バケットA1を分割したブロックA1-1を受信メモリからバッファメモリに転送し、次の時刻t12にバケットB1を転送し、次の時刻t13にバケットC1のブロックC1-1を転送し、次の時刻t14にバケットA1のブロックA1-2を転送するように、ブロック単位でそれぞれ順次転送する。

【0033】その場合に、バケットA1のブロックA1-1~A1-6にはそれぞれモジュール番号の例えば“01”を付加してバケットA1であることを示し、バケットB1は、モジュール番号を付加した場合、例えば“10”とし、バケットC1のブロックC1-1~C1-3にはそれぞれモジュール番号“11”を付加する。そして、バッファメモリに書き込む場合に、それぞれのモジュール番号に対応した連続領域に、モジュール番号を取り除いてブロック単位で順次書き込むのである。従って、バケット長の短いバケットB1は、バケット長の長いバケットA1の転送が終了するまで待つことなく、バッファメモリに転送することができる。即ち、装置内転送の高速化を図ることができる。

【0034】図7は装置内転送の従来例と本発明との対比説明図であり、(A)は従来例、(B)は本発明の場合を示す。又受信側ポートPa~PcからのバケットA1、B1、B2、C1の受信完了時刻がそれぞれ相違す

る場合に於いて、バケットA1、C1についてはブロック単位に分割した状態をA1-1~A1-6、C1-1~C1-3として示す。

【0035】同図の(A)の従来例に於いては、先に受信完了したバケットA1に対して、受信メモリからバッファメモリに転送し、このバケットA1の転送終了後に、バケットB1を受信メモリからバッファメモリに転送し、次にバケットC1を転送し、このバケットC1の転送終了後に、次のバケットB2の転送を行うものである。即ち、バケットA1の受信完了後のバケットB1は、バケット長の長いバケットA1の転送終了まで待ち合わせとなり、バケットB1の装置内転送の遅延が大きいものである。

【0036】これに対して、本発明は、(B)に示すように、バケット長の長いバケットは例えばmバイトのブロックに分割し、先ず受信完了のバケットA1のブロックA1-1を受信メモリからバッファメモリに転送し、次のブロックA1-2も転送した時に、1ブロック長のmバイトのバケットB1の受信が完了しているとして、ブロックA1-2の次にこのバケットB1を転送して、次にバケットA1のブロックA1-3を転送する。

【0037】この時、3ブロック長のバケットC1の受信が完了しているとして、ブロックA1-3の次にバケットC1のブロックC1-1を転送し、次にバケットA1のブロックA1-4を転送し、次にバケットC1のブロックC1-2を転送し、次にバケットA1のブロックA1-5を転送する。この時、1ブロック長のmバイトのバケットB2の受信が完了しているとして、ブロックA1-5の次に、バケットB2を転送し、次にバケットC1のブロックC1-3を転送し、次にバケットA1のブロックA1-6を転送する。従って、バケット長の短いバケットが、バケット長の長いバケットの転送終了まで待ち合わせされることがなく、全体としての装置内転送の高速化を図ることができる。

【0038】

【発明の効果】以上説明したように、本発明は、MACアドレスに対応した送信側ポート情報を格納した内容参照可能メモリ(CAM)12、42と、宛先MACアドレスに対応した送信側ポートに、バッファメモリ11、36から送信側ポート対応の送信メモリ46、48に転送する配信先判定部44やDPRAM読出制御部45等の手段を備えており、バケットの宛先MACアドレスに対応した送信側ポート情報の高速読出しが可能であるから、装置内のバケット転送処理の高速化を図ることができる利点がある。又内部参照可能メモリ42に対してCAM学習制御部41等の学習制御手段によって、MACアドレスと送信側ポート情報とについて学習させることができるから、システムの拡張等による対応が簡単となる利点がある。

【0039】又受信側ポート対応の受信メモリ21、2

2からバッファメモリ36に対して転送するパケットを、所定長のブロックに分割して、ブロック単位で転送することにより、複数のパケットについて、パケット長の短いパケットも、パケット長の長いパケットの転送終了を待つことなく、ブロック単位の転送終了により、バッファメモリ36に転送することができるから、待ち合わせの時間を短縮して、パケットの装置内転送の高速化を図ることができる利点がある。

【図面の簡単な説明】

【図1】本発明の実施の形態の説明図である。

【図2】本発明の実施の形態のパケット転送処理装置の説明図である。

【図3】本発明の実施の形態のパケット転送処理装置の説明図である。

【図4】配信先判定処理の説明図である。

【図5】ブロック単位の転送説明図である。

【図6】複数パケットのブロック単位の転送説明図である。

【図7】装置内転送の従来例と本発明との対比説明図である。

【図8】ネットワーク構成の説明図である。

【図9】従来例のパケット転送処理装置の説明図である。

【符号の説明】

1 パケット転送処理装置

11 バッファメモリ

12 内容参照可能メモリ (CAM)

13 転送先制御部


14 受信制御部

15 送信制御部


16, 17 パケット終端部


18, 19 パケット生成部

【図1】




【図6】






【図3】




【図4】






【図7】






【図8】



【図9】



フロントページの続き

(72)発明者 野口 敏広  
福岡県福岡市博多区博多駅前三丁目22番8  
号 富士通九州デジタル・テクノロジー株  
式会社内  
(72)発明者 吉野 豊彦  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内

(72)発明者 阿部 秀士  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内  
Fターム(参考) 5K030 GA03 HA08 HB28 HC01 HD03  
JA05 JL07 KA03 KA05 KA13  
MA13 MB11